#### (19) 世界知的所有権機関 国際事務局



# ) (BB/B B/W/1871) B/B/W B/B/W BB/W BB/W B/B/W B/B/W

(43) 国際公開日 2004 年9 月30 日 (30.09.2004)

**PCT** 

(10) 国際公開番号 WO 2004/083774 A1

(51) 国際特許分類7:

G01B 11/00

(21) 国際出願番号:

PCT/JP2004/001415

(22) 国際出願日:

2004年2月10日(10.02.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2003-078624

624 2003年3月20日(20.03.2003) JP


(71) 出願人(米国を除く全ての指定国について): 浜松ホトニクス株式会社 (HAMAMATSU PHOTONICS K.K.) [JP/JP]; 〒4358558 静岡県浜松市市野町1126番地の1 Shizuoka (JP).

- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 杉山 行信 (SUGIYAMA, Yukinobu) [JP/JP]; 〒4358558 静岡県 浜松市市野町1126番地の1浜松ホトニクス株式会 社内 Shizuoka (JP). 水野 誠一郎 (MIZUNO, Selichiro) [JP/JP]; 〒4358558 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会社内 Shizuoka (JP).
- (74) 代理人: 長谷川 芳樹 , 外(HASEGAWA, Yoshiki et al.); 〒1040061 東京都中央区銀座一丁目10番6号銀座 ファーストビル 創英国際特許法律事務所 Tokyo (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU,

[続葉有]

(54) Title: OPTICAL SENSOR

(54) 発明の名称: 光検出装置



(57) Abstract: The processing speed of determining the two-dimensional position of a point on which light falls is increased, and the structure is simplified. In a photosensitive region (10), pixels (11<sub>MN</sub>) are arranged two-dimensionally. Each pixel (11<sub>MN</sub>) is composed of photosensitive portions (12<sub>MN</sub>, 13<sub>MN</sub>) which are arranged adjacent to each other in the same plane and output currents corresponding to the intensities of light. In a first direction of the two-dimensional arrangement, the photosensitive portions (12<sub>MN</sub>) are electrically interconnected. In the second direction, the photosensitive portions (13<sub>MN</sub>) are electrically interconnected. Thus photosensitive portion groups are constituted. Integrating circuits for converting the current outputs from the photosensitive portion groups into voltage outputs and A/D converter circuits for converting the voltage outputs into digital outputs in adequate ranges are The luminance profiles in the provided. respective directions are determined.

20...SIGNAL PROCESSING CIRCUIT

ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH,

CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

#### 添付公開書類:

#### 一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(57) 要約:

光が入射した 2 次元位置の検出処理の高速化および構成の簡素化を図る目的とする。画素(1 1 m) が 2 次元配列された光感応領域(1 0)において、各々入射した光の強度に応じた電流を出力する複数の光感応部分(1 2 m) を同一面内にて隣接配設することで 1 画素(1 1 m) が構成され、2 次元配列における第 1 の方向について各画素(1 1 m) の一方の光感応部分(1 2 m) 同士を電気的に接続し、第 2 の方向について各画素(1 1 m) の他方の光感応部分(1 3 m) 同士を電気的に接続し、それぞれに光感応部分群を構成する。光感応部分群それぞれの電流出力を電圧出力に変換するためのA/D変換回路を備えて、各方向の輝度プロファイルを検出する。

#### 明細書

#### 光検出装置

#### 技術分野

【0001】 本発明は、光が入射した2次元位置を検出する光検出装置に関するものである。

### 背景技術

5

10

15

【0002】 従来における光検出装置においては、MOS型イメージセンサ等の固体撮像素子を用いて、撮像により得られた画像データを画像メモリに取り込み、画像処理して2次元位置を検出するのが一般的である(例えば、特許文献1参照。)。

【0003】 【特許文献1】特開平01-167769号公報

#### 発明の開示

【0004】 しかしながら、上述した従来の技術においては、得られた画像 データを格納する画像メモリが必要となることから、装置構成が複雑なものになってしまう。また、画像データを画像メモリに格納した後に演算処理を行って2 次元位置を検出するため、2 次元位置の検出処理に時間がかかってしまう。

【0005】 本発明は上述の点に鑑みてなされたもので、その目的は、2次元位置の検出処理の高速化および構成の簡素化を図ることが可能な光検出装置を提供することにある。

20

25

【0006】 上述した目的を達成するため、本発明に係る光検出装置は、本発明に係る光検出装置は、画素が2次元配列された光感応領域を有する光検出装置であって、各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内にて隣接して配設することで1画素が構成され、2次元配列における第1の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続され、2次元配列における第2

の方向に配列された複数の画素にわたって、当該各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続されており、第1の方向に配列された複数の画素間において電気的に接続された一方の光感応部分群からの電流出力、及び、第2の方向に配列された複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を読み出し、当該電流出力に基づいて2次元配列における第1の方向及び第2の方向での輝度プロファイルを検出するための信号処理回路を備えることを特徴とする。

5

10

15

20

25

【0007】 本発明に係る光検出装置では、1つの画素に入射した光は当該画素を構成する複数の光感応部分それぞれにおいて検出されて、光強度に応じた電流が光感応部分毎に出力される。そして、一方の光感応部分同士が2次元配列における第1の方向に配列された複数の画素にわたって電気的に接続されているので、一方の光感応部分からの電流出力は第1の方向に送られる。また、他方の光感応部分同士が2次元配列における第2の方向に配列された複数の画素にわたって電気的に接続されているので、他方の光感応部分からの電流出力は第2の方向に送られる。このように、一方の光感応部分からの電流出力は第1の方向に送られるとともに、他方の光感応部分からの電流出力は第2の方向に送られることから、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、1画素に複数の光感応部分を配設するという極めて簡素な構成にて、入射した光の2次元位置を高速に検出することができる。

【0008】 また、本発明においては、1つの信号処理回路により、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとがそれぞれ検出される。一方の光感応部分群からの電流出力を処理するための回路と他方の光感応部分群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。

【0009】 また、上記信号処理回路は、一方の光感応部分群からの電流出力

を第2の方向に順次読み出し、他方の光感応部分群からの電流出力を第1の方向に順次読み出すためのシフトレジスタと、シフトレジスタにより順次読み出される各一方の光感応部分群からの電流出力及び各他方の光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する積分回路と、を有することが好ましい。このように構成した場合、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。

5

10

15

20

25

[0010] また、上記信号処理回路は、一方の光感応部分群及び他方の光感 応部分群に対応して設けられ、対応する一方の光感応部分群からの電流出力及び 他方の光感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積 分回路と、積分回路に対応して設けられ、対応する積分回路から出力される電圧 値の変化量に応じた値の電圧を出力するCDS回路と、CDS回路に対応して設 けられ、対応するCDS回路から出力される電圧出力を保持して出力するサンプ ルアンドホールド回路と、サンプルアンドホールド回路それぞれから出力される 電圧出力の最大値を検出する最大値検出回路と、サンプルアンドホールド回路そ れぞれから出力される電圧出力を順次入力し、その電圧出力を最大値検出回路に より検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力す るA/D変換回路と、を有することが好ましい。このように構成した場合、積分 回路それぞれが積分動作ごとに異なるノイズばらつきを有していても、CDS回 路によりノイズ誤差が解消される。また、光感応部分に入射する光強度が大きい ときのみならず、光強度が小さくてもA/D変換の分解能が優れたものとなる。 この結果、第1の方向での輝度プロファイルと第2の方向での輝度プロファイル とを髙精度にて得ることができる。

【0011】 本発明に係る光検出装置は、光感応領域を有する光検出装置であって、光感応領域は、第1の方向にわたって互いに電気的に接続される複数の第1光感応部分と第1の方向に交差する第2の方向にわたって互いに電気的に接続される複数の第2光感応部分とを含み、複数の第1光感応部分と複数の第2光感

応部分とは2次元的に混在した状態で同一面内にて配列されており、第1の方向にわたって互いに電気的に接続された第1光感応部分群からの電流出力、及び、第2の方向にわたって互いに電気的に接続された第2光感応部分群からの電流出力を読み出して当該電流出力に基づいて2次元配列における第1の方向及び第2の方向での輝度プロファイルを検出するための信号処理回路を備えることを特徴としている。

5

10

15

20

25

【0012】 本発明に係る光検出装置では、光感応領域に入射した光はいずれかの第1光感応部分及び第2光感応部分において検出されて、光強度に応じた電流が各光感応部分毎に出力される。そして、第1光感応部分同士が第1の方向にわたって電気的に接続されているので、第1光感応部分からの電流出力は第1の方向に送られる。また、第2光感応部分同士が第2の方向にわたって電気的に接続されているので、第2光感応部分からの電流出力は第2の方向に送られる。このように、第1光感応部分からの電流出力は第1の方向に送られるとともに、第2光感応部分からの電流出力は第1の方向に送られるとともに、第2光感応部分からの電流出力は第2の方向に送られることから、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとをそれぞれ独立して得ることが可能となる。この結果、複数の第1光感応部分と複数の第2光感応部分とを2次元的に混在した状態で同一面内にて配列するという極めて簡素な構成にて、入射した光の2次元位置を高速に検出することができる。

【0013】 また、本発明においては、1つの信号処理回路により、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとがそれぞれ検出される。第1光感応部分群からの電流出力を処理するための回路と第2光感応部分群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。

【0014】 また、上記信号処理回路は、第1光感応部分群からの電流出力を 第2の方向に順次読み出し、第2光感応部分群からの電流出力を第1の方向に順 次読み出すためのシフトレジスタと、シフトレジスタにより順次読み出される各

第1光感応部分群からの電流出力及び第2光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する積分回路と、を有することが好ましい。 このように構成した場合、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。

また、上記信号処理回路は、第1光感応部分群及び第2光感応部 分群に対応して設けられ、対応する第1光感応部分群からの電流出力及び第2光 感応部分群からの電流出力を電圧出力に変換して、電圧値を出力する積分回路と、 積分回路に対応して設けられ、対応する積分回路から出力される電圧値の変化量 に応じた値の電圧を出力するCDS回路と、CDS回路に対応して設けられ、対 応するCDS回路から出力される電圧出力を保持して出力するサンプルアンドホ ールド回路と、サンプルアンドホールド回路それぞれから出力される電圧出力の 最大値を検出する最大値検出回路と、サンプルアンドホールド回路それぞれから 出力される電圧出力を順次入力し、その電圧出力を最大値検出回路により検出さ れた最大値に基づいてデジタル値に変換し、そのデジタル値を出力するA/D変 換回路と、を有することが好ましい。このように構成した場合、積分回路それぞ れが積分動作ごとに異なるノイズばらつきを有していても、CDS回路によりノ イズ誤差が解消される。また、光感応部分に入射する光強度が大きいときのみな らず、光強度が小さくてもA/D変換の分解能が優れたものとなる。この結果、 第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとを高精度 にて得ることができる。

#### 図面の簡単な説明

5

10

15

20

【0016】 図1は、本実施形態に係る光検出装置を示す概念構成図である。

【0017】 図2は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

25 【0018】 図3は、図2のIII-III線に沿った断面図である。

【0019】 図4は、本実施形態に係る光検出装置に含まれる光感応領域の一

例を示す要部拡大平面図である。

5

25

【0020】 図5は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

【0021】 図6は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

【0022】 図7は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

【0023】 図8は、本実施形態に係る光検出装置に含まれる光感応領域の一例を示す要部拡大平面図である。

10 【 O O 2 4 】 図 9 は、本実施形態に係る光検出装置に含まれる信号処理回路を 示す概略構成図である。

【0025】 図10は、信号処理回路の動作を説明するためのタイミングチャートである。

【0026】 図11は、本実施形態に係る光検出装置に含まれる信号処理回路 の変形例を示す概略構成図である。

【0027】 図12は、信号処理回路の変形例に含まれる積分回路の回路図である。

【0028】 図13は、信号処理回路の変形例に含まれるCDS回路の回路図である。

20 【0029】 図14は、信号処理回路の変形例に含まれるサンプルアンドホールド回路の回路図である。

【0030】 図15は、信号処理回路の変形例に含まれる最大値検出回路の回路図である。

【0031】 図16は、信号処理回路の変形例に含まれるA/D変換回路の回路図である。

【0032】 図17は、本実施形態に係る光検出装置の変形例を示す概念構成

図である。

5

10

15

20

発明を実施するための最良の形態

【0033】 本発明の実施形態に係る光検出装置について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。以下では、パラメータM及びNそれぞれを2以上の整数とする。また、特に明示しない限りは、パラメータmを1以上M以下の任意の整数とし、パラメータnを1以上N以下の任意の整数とする。【0034】 図1は、本実施形態に係る光検出装置を示す概念構成図である。本実施形態に係る光検出装置1は、図1に示されるように、光感応領域10と、信号処理回路20とを有している。

【0035】 光感応領域10は、画素11 $_{\rm mn}$ がM行N列に2次元配列されている。1画素は、各々に入射した光の強度に応じた電流を出力する光感応部分12 $_{\rm mn}$ (第1光感応部分)及び光感応部分13 $_{\rm mn}$ (第2光感応部分))を同一面内にて隣接して配設することで構成されている。これにより、光感応領域10において、光感応部分12 $_{\rm mn}$ と光感応部分13 $_{\rm mn}$ とは2次元的に混在した状態で同一面内にて配列されることとなる。

【0036】 2次元配列における第1の方向に配列された複数の画素 $11_{11}$ ~ $11_{11}$ ,  $11_{21}$ ~ $11_{21}$ ,・・・, $11_{M1}$ ~ $11_{M1}$ ~ $11_{M1}$ 0万たって、当該各画素 $11_{mn}$  を構成する複数の光感応部分 $12_{mn}$ ,  $13_{mn}$ のうち一方の光感応部分 $12_{mn}$ 同士(たとえば、一方の光感応部分 $12_{11}$ ~ $12_{11}$ )が互いに電気的に接続されている。また、2次元配列における第2の方向に配列された複数の画素 $11_{11}$ ~ $11_{M1}$ , $11_{12}$ ~ $11_{M2}$ ,・・・, $11_{11}$ ~ $11_{M1}$ ~ $11_{M1}$ 0万たって、当該各画素 $11_{mn}$  を構成する複数の光感応部分 $12_{mn}$ , $13_{mn}$ 0うち他方の光感応部分 $13_{mn}$ 同士(たとえば、他方の光感応部分 $13_{11}$ ~ $13_{M1}$ )が互いに電気的に接続されている。

25 【0037】 ここで、図2及び図3に基づいて、光感応領域10の構成について説明する。図2は、光検出装置に含まれる光感応領域の一例を示す要部拡大平

面図であり、図3は、図2のIII-III線に沿った断面図である。なお、図2においては、保護層48の図示を省略している。

5

10

15

20

25

光感応領域10は、P型(第1導電型)の半導体からなる半導体 [0038] 基板40と、当該半導体基板40の表層に形成されたN型(第2導電型)の半導 体領域41,42とを含んでいる。これにより、各光感応部分12点,13点は半 導体基板40部分と一組の第2導電型半導体領域41,42とを含み、フォトダ イオードが構成されることとなる。第2導電型半導体領域41,42は、図2に 示されるように、光入射方向から見て略三角形状を呈しており、1 画素において 2つの領域41,42が互いに一辺が隣接して形成されている。半導体基板40 は、接地電位とされている。なお、光感応領域10は、N型の半導体からなる半 導体基板と、当該半導体基板の表層に形成されたP型の半導体領域とを含んで構 成されていてもよい。領域41 (光感応部分12m) と領域42 (光感応部分1 3㎜)とは、図2から分かるように、第1の方向から見ても、第2の方向から見 ても交互に配列されていることになる。また、領域41(光感応部分12㎜)と 領域42 (光感応部分13 m)とは、第1の方向と第2の方向とに交差する (た とえば、45°にて交差する)第3の方向から見ても、同じく第1の方向と第2の 方向とに交差する(たとえば、45°にて交差する)第4の方向から見ても交互に 配列されていることになる。

【0039】 半導体基板40と領域41,42の上には第1絶縁層43が形成され、この第1絶縁層43に形成されたコンタクトホールを介して第1配線44が一方の領域41に電気的に接続されている。また、第1絶縁層43に形成されたコンタクトホールを介して電極45が他方の領域42に電気的に接続されている。

【0040】 第1絶縁層43の上には第2絶縁層46が形成され、この第2絶縁層46に形成されたコンタクトホールを介して第2配線47が電極45に電気的に接続されている。これにより、他方の領域42は、電極45を介して第2配

線47に電気的に接続されることになる。

15

20

25

【0041】 第2絶縁層46の上には保護層48が形成されている。第1絶縁層43、第2絶縁層46及び保護層48は、 $SiO_2$ 又はSiN等からなる。第1配線44、電極45及び第2配線47は、A1等の金属からなる。

5 【0042】 第1配線44は、各画素11<sub>mm</sub>における一方の領域41を第1の方向にわたって電気的に接続するものであって、画素11<sub>mm</sub>間を第1の方向に延びて設けられている。このように、各画素11<sub>mm</sub>における一方の領域41を第1配線44で接続することにより、2次元配列における第1の方向に配列された複数の画素11<sub>11</sub>~11<sub>11</sub>, 11<sub>21</sub>~11<sub>21</sub>,・・・,11<sub>11</sub>~11<sub>11</sub>にわたって一方の光感応部分12<sub>11</sub>~12<sub>11</sub>)が電気的に接続されて、光感応領域10において第1の方向に長く延びる光感応部が構成される。この第1の方向に長く延びる光感応部はM列形成されることになる。

【0043】 第2配線47は、各画素 $11_m$ における他方の領域42を第2の方向にわたって電気的に接続するものであって、画素 $11_m$ 間を第2の方向に延びて設けられている。このように、各画素 $11_m$ における他方の領域42を第2配線47で接続することにより、2次元配列における第2の方向に配列された複数の画素 $11_{11}\sim11_{M1}$ ,  $11_{12}\sim11_{M2}$ , · · · , $11_{1N}\sim11_{M1}$ にわたって他方の光感応部分 $13_m$ 同士(たとえば、他方の光感応部分 $13_{11}\sim13_M$ )が電気的に接続されて、光感応領域10において第2の方向に長く延びる光感応部が構成される。この第2の方向に長く延びる光感応部はN行形成されることになる。

【0044】 また、光感応領域10においては、上述した第1の方向に長く延びるM列の光感応部と第2の方向に長く延びるN行の光感応部とが同一面上に形成されることになる。

【0045】 領域41,42の形状は、図2に示された略三角形状のものに限られず、図4~図8に示されるように、他の形状であってもよい。

【0046】 図4に示された第2導電型半導体領域(光感応部分)は、光入射

方向から見て長方形状を呈しており、1 画素において2つの領域41, 42が互いに長辺が隣接して形成されている。領域41 (光感応部分 $12_m$ ) と領域42 (光感応部分 $13_m$ ) とは、第2の方向において交互に配列されている。図4に示されるように、1 画素あたり第1の方向と第2の方向の第2 導電型半導体領域の面積が異なっていても、画素間で夫々の方向ごとに一定であればよい。すなわち、同一の方向に延びる全ての配線で各々に接続されている光感応領域の総面積が同じであればよい。

5

10

15

20

【0047】 図5に示された第2導電型半導体領域(光感応部分)は、略三角形状を呈した一方の領域41が第1の方向に連続して形成されている。他方の領域42は略三角形状を呈しており、各画素 $11_{mm}$ 間で独立して形成されている。領域41(光感応部分 $12_{mm}$ )と領域42(光感応部分 $13_{mm}$ )とは、第2の方向において交互に配列されている。なお、一方の領域41を第1の方向に連続して形成した場合、必ずしも第1配線44を設ける必要はないが、直列抵抗の増加に伴って読み出し速度が低下することが考えられることから、第1配線44にて各領域41を電気的に接続するのが好ましい。

【0048】 図6に示された第2導電型半導体領域(光感応部分)は、1画素あたり4つの領域41a,41b,42a,42bからなり、対角に位置する領域を対として、第1配線44あるいは第2配線47にて電気的に接続されている。領域41(光感応部分12m)と領域42(光感応部分13m)とは、第1の方向及び第2の方向において交互に配列されている。また、領域41(光感応部分12m)と領域42(光感応部分13m)とは、第3の方向及び第4の方向において交互に配列されている。

【0049】 図7に示された第2導電型半導体領域(光感応部分)は、2つの 櫛状の領域41,42がお互い噛み合うように形成されている。

25 【0050】 図8に示された第2導電型半導体領域(光感応部分)は、光入射 方向から見て4角形以上の多角形状(たとえば8角形状)を呈しており、1画素

において1辺が隣接して形成されている。そして、領域41と領域42とは、1 画素において第1の方向と第2の方向とに交差する第3の方向に並設されており、 光入射方向から見てハニカム状に配列されている。すなわち、領域41(光感応部分12 $_{
m m}$ )と領域42(光感応部分13 $_{
m m}$ )とは、第3の方向及び第4の方向において交互に配列されている。

【0051】 続いて、図9に基づいて、信号処理回路20の構成について説明する。図9は、信号処理回路を示す概略構成図である。

5

10

15

20

25

【0052】 信号処理回路20は、光感応領域10に入射した光の第2の方向での輝度プロファイル及び第1の方向での輝度プロファイルを検出するためのもので、第2の方向及び第1の方向での輝度プロファイル示す電圧 $V_{out}$ を出力する。

【0053】 信号処理回路20は、図9に示されるように、スイッチ素子21 と、シフトレジスタ22と、積分回路23とを有している。スイッチ素子21は、 第1の方向に配列された複数の画素  $11_{11}$   $\sim$   $11_{11}$ ,  $11_{21}$   $\sim$   $11_{21}$ , ・・・, 11M~11M間において電気的に接続された一方の光感応部分12m群(一方の第2 導電型半導体領域41からなり、第1の方向に長く延びるM列の光感応部)と、 第2の方向に配列された複数の画素 $11_{11}$ ~ $11_{M1}$ , $11_{12}$ ~ $11_{M2}$ ,・・・,11<sub>IN</sub>~11<sub>IM</sub>間において電気的に接続された他方の光感応部分13<sub>mm</sub>群(他方の第2 導電型半導体領域42からなり、第2の方向に長く延びるN行の光感応部)とに 対応して設けられている。シフトレジスタ22は、第1の方向に配列された複数 の画素 $11_{11}$ ~ $11_{1N}$ , $11_{21}$ ~ $11_{2N}$ ,・・・, $11_{M1}$ ~ $11_{M1}$ 間において電気的に 接続された一方の光感応部分12㎜群からの電流出力を第2の方向に順次読み出 し、第2の方向に配列された複数の画素 $11_{11}$ ~ $11_{11}$ ~ $11_{12}$ ~ $11_{M2}$ ,・・・,  $11_{\text{IM}} \sim 11_{\text{IM}}$ 間において電気的に接続された他方の光感応部分 $13_{\text{IM}}$ 群からの電 流出力を第1の方向に順次読み出すためのものである。積分回路23は、シフト レジスタ22により順次読み出される各一方の光感応部分12 点 群からの電流出 力及び各他方の光感応部分13㎜ 群からの電流出力を順次入力し、その電流出力

を電圧出力に変換する。

5

10

15

20

25

【0054】 スイッチ素子21は、シフトレジスタ22から出力される信号 shift (m), shift (M+n) により制御されて順次閉じられる。スイッチ素子21を閉じることにより、第1の方向に配列された複数の画素 $11_{11}$ ~ $11_{11}$ , $11_{21}$ ~ $11_{21}$ ,・・・, $11_{11}$ ~ $11_{11}$ 》間において電気的に接続された一方の光感応部分 $12_{11}$  群に蓄積された電荷が電流となって、第1配線44及びスイッチ素子21を介して積分回路23に出力される。また、スイッチ素子21を閉じることにより、第2の方向に配列された複数の画素 $11_{11}$ ~ $11_{11}$ 1、 $11_{12}$ ~ $11_{11}$ 1、 $11_{11}$ 1、 $11_{11}$ 1 間において電気的に接続された他方の光感応部分 $13_{11}$ 1 群に蓄積された電荷が電流となって、第2配線47及びスイッチ素子21を介して積分回路23に出力される。シフトレジスタは、制御回路(図示せず)から出力される信号 $\Phi_1$ ,  $\Phi_2$ ,  $\Phi_{st}$ によりその動作が制御されて、スイッチ素子21を順次閉じる。

【0055】 積分回路23は、アンプ24と、容量素子25と、スイッチ素子26とを含んでいる。アンプ24は、第1の方向に配列された複数の $11_{11}$ ~ $11_{11}$ 、 $11_{21}$ ~ $11_{21}$ 、···, $11_{11}$ ~ $11_{11}$  間において電気的に接続された一方の光感応部分 $12_{11}$  群からの電流出力、及び、第2の方向に配列された複数の画素 $11_{11}$ ~ $11_{11}$  和  $11_{12}$ ~ $11_{11}$  和  $11_{12}$  和  $11_{11}$  和  $11_{11}$  和  $11_{11}$  和  $11_{12}$  和  $11_{11}$  和  $11_{11}$  和  $11_{11}$  和  $11_{11}$  和  $11_{12}$  和  $11_{11}$  和  $11_{11}$ 

【0056】 積分回路23は、スイッチ素子26が「ON」状態であるときに

は、容量素子 2 5 を放電して初期化する。一方、積分回路 2 3 は、スイッチ素子 2 6 が「OFF」状態であるときには、第 1 の方向に配列された複数の画素 1  $1_{11}$ ~ 1  $1_{1N}$ , 1  $1_{21}$ ~ 1  $1_{2N}$ ,・・・, 1  $1_{M1}$ ~ 1  $1_{MN}$ 間において電気的に接続された一方の光感応部分 1  $2_{mn}$ 群、及び、第 2 の方向に配列された複数の画素 1  $1_{11}$ ~ 1  $1_{M1}$ , 1  $1_{12}$ ~ 1  $1_{M2}$ ,・・・, 1  $1_{1N}$ ~ 1  $1_{MN}$  間において電気的に接続された他方の光感応部分 1  $3_{mn}$  群それぞれから入力端子に入力した電荷を容量素子 2 5 に蓄積して、その蓄積された電荷に応じた電圧  $V_{out}$  を出力端子から出力する。

5

10

15

20

25

【0057】 続いて、図10に基づいて、信号処理回路20の動作について説明する。図10は、信号処理回路の動作を説明するためのタイミングチャートである。

【0058】 図10において、制御回路からシフトレジスタ22にスタート信号  $\Phi_{st}$ が入力されると、信号  $\Phi_{2}$ の立ち上がりから信号  $\Phi_{1}$ の立下りまでの期間に対応したパルス幅を有する信号 shift(m), shift(M+n) が順次出力される。シフトレジスタ22から対応するスイッチ素子21に shift(m), shift(M+n) が出力されると、スイッチ素子21が順次閉じ、対応する一方の光感応部分12 m 群及び他方の光感応部分13 m 群に蓄積された電荷が電流となって積分回路23に順次出力される。

【0059】 積分回路 23 には、制御回路からリセット信号  $\Phi_{reset}$  が入力されており、リセット信号  $\Phi_{reset}$  が「OFF」状態の期間、対応する一方の光感応部分  $12_{mn}$  群及び他方の光感応部分  $13_{mn}$  群に蓄積された電荷が容量素子 25 に蓄積されて、蓄積された電荷量に応じた電圧  $V_{out}$  が積分回路 23 から順次出力される。なお、積分回路 23 は、リセット信号  $\Phi_{reset}$  が「ON」状態のときにはスイッチ素子 26 を閉じて容量素子 25 を初期化する。

【0060】 このように、信号処理回路20からは、第1の方向に配列された複数の画素 $11_{11}\sim11_{1N}$ ,  $11_{21}\sim11_{2N}$ ,・・・, $11_{M1}\sim11_{M}$ 間において電気的に接続された一方の光感応部分 $12_{mn}$ 群にて蓄積されて電荷(電流出力)、及び、

第2の方向に配列された複数の画素 $11_{11}$ ~ $11_{11}$ ,  $11_{12}$ ~ $11_{10}$ , · · · · , $11_{11}$ ~ $11_{10}$ "間において電気的に接続された他方の光感応部分 $13_{mn}$ 群にて蓄積されて電荷(電流出力)に対応した電圧 $V_{out}$  が、対応する一方の光感応部分 $12_{mn}$  群及び他方の光感応部分 $13_{mn}$  群毎に順次時系列データとして出力される。この時系列データは、第2の方向での輝度プロファイル及び第1の方向での輝度プロファイルを示すものである。

5

10

15

20

25

【0061】 以上のように、本実施形態の光検出装置1においては、1つの画 素  $11_m$  に入射した光は当該画素  $11_m$  を構成する複数の光感応部分  $12_m$ , 13m それぞれに、光強度に応じた電流が光感応部分12m,13m 毎に出力される。 そして、一方の光感応部分12 両士が2次元配列における第1の方向に配列さ れた複数の画素 $11_{11}$ ~ $11_{1N}$ , $11_{21}$ ~ $11_{2N}$ ,・・・, $11_{M1}$ ~ $11_{MN}$ にわたって 電気的に接続されているので、一方の光感応部分12点から出力された電流は第 1の方向に送られる。また、他方の光感応部分13 両 同士が2次元配列における 第2の方向に配列された複数の画素 $11_{11}$ ~ $11_{11}$ ,  $11_{12}$ ~ $11_{11}$ , ・・・,11 $_{\scriptscriptstyle 1N}\sim 1$   $1_{\scriptscriptstyle 1N}$ にわたって電気的に接続されているので、他方の光感応部分1  $3_{\scriptscriptstyle 1m}$ から 出力された電流は第2の方向に送られる。このように、一方の光感応部分12m から出力された電流は第1の方向に送られるとともに、他方の光感応部分13m から出力された電流は第2の方向に送られることから、第1の方向での輝度プロ ファイルと第2の方向での輝度プロファイルとをそれぞれ独立して得ることが可 能となる。この結果、1画素に複数の光感応部分12㎜, 13㎜を配設するという 極めて簡素な構成にて、入射した光の2次元位置を高速に検出することができる。 【0062】 また、本実施形態の光検出装置1において、各光感応部分12点 13㎜は、半導体基板40部分と第2導電型半導体領域41,42とを含み、第 2 導電型半導体領域 4 1,4 2 は、光入射方向から見て略三角形状を呈しており、 1 画素において互いに一辺が隣接して形成されている。これにより、複数の光感 応部分12m, 13mを1画素内に配設する際に、各光感応部分12m, 13m(第

2 導電型半導体領域 41, 42) の面積が減少するのを抑制することができる。 【0063】 また、本実施形態の光検出装置 1 において、第 2 導電型半導体領域 41, 42 は、光入射方向から見て略長方形状を呈しており、1 画素において長辺が隣接して形成されている。これにより、複数の光感応部分  $12_{mn}$ ,  $13_{mn}$  を 1 画素内に配設する際に、各光感応部分  $12_{mn}$ ,  $13_{mn}$  (第 2 導電型半導体領域

41,42)の面積が減少するのを抑制することができる。

5

10

15

20

25

【0064】 また、本実施形態の光検出装置1において、第2導電型半導体領域41,42は、光入射方向から見て4角形以上の多角形状を呈しており、1画素において1辺が隣接して形成されている。これにより、複数の光感応部分12 m,13 m(第2導電型半導体領域41,42)を1画素内に配設する際に、各光感応部分12 m,13 mの面積が減少するのを抑制することができる。また、各光感応部分12 m,13 mの面積に対する周囲長は減ることとなり、単位面積当たりに換算した暗電流が低減される。なお、4角形以上の多角形状として、菱形形状を採用してもよい。

【0065】 また、本実施形態の光検出装置1において、第2導電型半導体領域41,42とは、1画素において第1の方向と第2の方向とに交差する第3の方向に並設されている。これにより、一方の光感応部分12mm 群及び他方の光感応部分13mm 群において、各光感応部分12mm,13mm 群の中心部分に対応する光感応部分12mm,13mm が集中することとなり、解像度を向上することができる。【0066】 また、第2導電型半導体領域41,42は、光入射方向から見てハニカム状に配列されている。これにより、複数の光感応部分12mm,13mm(第2導電型半導体領域41,42)を1画素内に配設する際に、各光感応部分12mm,13mmの面積が減少するのをより一層抑制することができる。また、幾何学的対称性が高く、第2導電型半導体領域41,42(光感応部分12mm,13mm)を形成するために用いるマスクが位置ずれしたことによる不均一性が抑制できる。

【0067】 また、本実施形態の光検出装置1においては、第1配線44が、

画素  $11_m$  間を第 1 の方向に延びて設けられており、第 2 配線 4 7 が、画素  $11_m$  間を第 2 の方向に延びて設けられている。これにより、それぞれの配線 4 4 4 7 により光感応部分  $12_m$ ,  $13_m$ (第 2 導電型半導体領域 4 1 , 4 2)への光の入射を妨げられることはなく、検出感度の低下を抑制できる。

5 【0068】 また、本実施形態の光検出装置1においては、1つの信号処理回路20により、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとがそれぞれ検出される。一方の光感応部分12mm 群からの電流出力を処理するための回路と他方の光感応部分13mm 群からの電流出力を処理するための回路とが共通化されるので、回路面積を縮小することができ、低コスト化を図ることができる。

【0069】 また、本実施形態の光検出装置1においては、シフトレジスタ22と、積分回路23とを有している。これにより、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとを極めて簡易な構成にて得ることができる。

15 【0070】 次に、図11に基づいて、信号処理回路の変形例の構成について 説明する。図11は、信号処理回路の変形例を示す概略構成図である。

20

25

【0071】 信号処理回路100は、図11に示されるように、積分回路110と、CDS回路120と、サンプルアンドホールド回路(以下、S/H回路と称する)130と、最大値検出回路140と、シフトレジスタ150と、スイッチ素子160と、A/D変換回路170とを有している。

【0072】 積分回路110は、第1の方向に配列された複数の $11_{11}\sim11_{1N}$ ,  $11_{21}\sim11_{2N}$ , · · · · , $11_{M1}\sim11_{MN}$ 間において電気的に接続された一方の光感応部分 $12_{mn}$ 群(一方の第2導電型半導体領域41からなり、第1の方向に長く延びるM列の光感応部)、及び、第2の方向に配列された複数の画素 $11_{11}\sim11_{M1}$ ,  $11_{12}\sim11_{M2}$ , · · · · , $11_{1N}\sim11_{MN}$ 間において電気的に接続された他方の光感応部分 $13_{mn}$ 群(他方の第2導電型半導体領域42からなり、第2の方向に光感応部分 $13_{mn}$  群(他方の第2 導電型半導体領域42 からなり、第2の方向に

長く延びるN行の光感応部)に対応して設けられ、対応する一方の光感応部分 $12_{mn}$ 群からの電流出力及び他方の光感応部分 $13_{mn}$ 群からの電流出力を電圧に変換して、当該電圧を出力する。積分回路110は、図12に示されるように、入力端子と出力端子との間に互いに並列にアンプ $A_1$ 、容量素子 $C_1$ 及びスイッチ素子 $SW_1$ が接続されている。積分回路110は、スイッチ素子 $SW_1$ が閉じているときには、容量素子 $C_1$ を放電して初期化する。一方、積分回路110は、スイッチ素子 $SW_1$ が開いているときには、入力端子に入力した電荷を容量素子 $C_1$ に蓄積して、その蓄積された電荷に応じた電圧を出力端子から出力する。スイッチ素子 $SW_1$ は、制御回路(図示せず)から出力される Reset 信号に基づいて開閉する。

5

10

15

20

25

【0073】 CDS回路120は、積分回路110に対応して設けられ、対応する積分回路110から出力される電圧の値の変化量に応じた値の電圧を出力する。CDS回路120は、図13に示されるように、入力端子と出力端子との間に順にスイッチ素子SW<sub>21</sub>、結合容量素子 $C_{21}$ 及びアンプ $A_2$ を有している。また、アンプ $A_2$ の入出力間にスイッチ素子SW<sub>22</sub>及び積分容量素子 $C_{22}$ が互いに並列的に接続されている。スイッチ素子SW<sub>22</sub>及びスイッチ素子SW<sub>21</sub>は、積分容量素子 $C_{22}$ に電荷を蓄積させるためのスイッチ手段として作用する。CDS回路120は、スイッチ素子SW<sub>22</sub>が閉じているときには、積分容量素子 $C_{22}$ を放電して初期化する。スイッチ素子SW<sub>22</sub>が開きスイッチ素子SW<sub>21</sub>が閉じているときには、入力端子から結合容量素子 $C_{21}$ を経て入力した電荷を積分容量素子 $C_{22}$ に蓄積して、その蓄積された電荷に応じた電圧を出力端子から出力する。スイッチ素子SW<sub>21</sub>は、制御回路から出力される CSW21 信号に基づいて開閉する。また、スイッチ素子SW<sub>22</sub>は、制御回路から出力される Clampl 信号に基づいて開閉する。

【0074】 S/H回路130は、CDS回路120に対応して設けられ、対応するCDS回路120から出力される電圧を保持して出力する。S/H回路130は、図14に示されるように、入力端子と出力端子との間に順にスイッチ素子SW3及びアンプ $A_3$ を有し、スイッチ素子SW3とアンプ $A_3$ との接続点が容量

素子 $C_3$ を介して接地されている。S/H回路130は、X/Y/Y素子S(W) が閉じているときにC(D(S)回路120から出力された電圧を容量素子 $C_3$ (C)に記憶し、X/Y/Y/Y が開いた後も、容量素子 $C_3$ の電圧を保持して、その電圧をアンプ $A_3$ を介して出力する。X/Y/Y 表子X(X) は、制御回路から出力される Hold 信号に基づいて開閉する。X/Y/Y 表子X(X) は、X/Y/Y 表子X(X) 制御されて順次に開き、X/Y/Y 表子X(X) は、X/Y/Y のないのは、X/Y/Y を向して出力される電圧をX/Y/Y を使回路 に順次に入力させる。

5

10

15

20

25

【0075】 最大値検出回路140は、S/H回路130それぞれから出力される電圧の最大値を検出する。最大値検出回路140は、図15に示されるように、NMOSトランジスタ $T_1$ ~ $T_{MHN}$ 、抵抗器 $R_1$ ~ $R_3$ 及び差動アンプ $A_4$ を備える。各トランジスタ $T_1$ ~ $T_{MHN}$ のソース端子は接地され、各トランジスタ $T_1$ ~ $T_{MHN}$ のドレイン端子は、抵抗器 $R_3$ を介して電源電圧Vdd に接続されるとともに、抵抗器 $R_1$ を介して差動アンプ $A_4$ の反転入力端子に接続されている。各トランジスタ $T_1$ ~ $T_{MHN}$ のグート端子は、S/H回路130の出力端子と接続されており、S/H回路130から出力される電圧が入力する。また、差動アンプ $A_4$ の反転入力端子は接地されている。この最大値検出回路140では、S/H回路130から出力された電圧が対応するトランジスタ $T_1$ ~ $T_{MHN}$ のゲート端子に入力され、各電圧のうちの最大値に応じた電位がトランジスタ $T_1$ ~ $T_{MHN}$ のゲレイン端子に現れる。そして、そのドレイン端子の電位は、抵抗器 $R_1$ 及び $R_2$  それぞれの抵抗値の比に応じた増幅率で差動アンプ $A_4$ により増幅され、その増幅された電圧の値が最大電圧値 $V_{MAN}$ として出力端子からA/D変換回路170へ出力される。

【0076】 A/D変換回路170は、S/H回路130それぞれから出力される電圧を順次入力し、その電圧を最大値検出回路140により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力する。A/D変換回路170は、最大値検出回路140から出力される最大電圧値 $V_{max}$ を入力し、この

最大電圧値 $V_{max}$ をA/D変換レンジとする。そして、A/D変換回路170は、S/H回路130から出力される電圧をスイッチ素子160及びアンプ180を介して順次に入力し、その電圧出力(アナログ値)をデジタル値に変換して出力する。A/D変換回路170は、図16に示されるように、可変容量積分回路171、比較回路172、容量制御部173及び読み出し部174を備える。

5

10

15

20

25

【0077】 可変容量積分回路171は、容量素子 $C_{51}$ 、アンプ $A_{5}$ 、可変容量部 $C_{52}$  及びスイッチ素子 $SW_{5}$  を備える。アンプ $A_{5}$  は、S / H回路130 から出力されスイッチ素子160 を介して順次に到達した電圧出力を、容量素子 $C_{51}$  を介して反転入力端子に人力する。アンプ $A_{5}$  の非反転入力端子は接地されている。可変容量部 $C_{52}$  は、容量が可変であって制御可能であり、アンプ $A_{5}$  の反転入力端子と出力端子との間に設けられ、入力した電圧に応じて電荷を蓄える。スイッチ素子 $SW_{5}$  は、アンプ $A_{5}$  の反転入力端子と出力端子との間に設けられ、開いているときには可変容量部 $C_{52}$  に電荷の蓄積を行わせ、閉じているときには可変容量 部 $C_{52}$  に電荷蓄積をリセットする。そして、可変容量積分回路171 は、S / H回路130 から順次に出力された電圧を入力し、可変容量部 $C_{52}$  の容量に応じて積分し、積分した結果である電圧を出力する。

【0078】 比較回路172は、可変容量積分回路171からの電圧出力を反転入力端子に入力し、最大値検出回路140から出力された最大電圧値V<sub>max</sub>を非反転入力端子に入力し、これら2つの入力電圧の値を大小比較して、その大小比較の結果である比較結果信号を出力する。

【0079】 容量制御部173は、比較回路172から出力された比較結果信号を入力し、この比較結果信号に基づいて可変容量部 $C_{52}$ の容量を制御する容量指示信号Cを出力するとともに、この比較結果信号に基づいて積分した結果である電圧の値と最大電圧値 $V_{max}$ とが所定の分解能で一致していると判断した場合に可変容量部 $C_{51}$ の容量値に応じた第1デジタル値を出力する。

【0080】 読み出し部174は、容量制御部173から出力された第1デジ

タル値を入力し、この第1デジタル値に対応する第2デジタル値を出力する。第2デジタル値は、第1デジタル値から可変容量積分回路171のオフセット値を除去した値を示すものである。読み出し部174は、例えば記憶素子であり、第1デジタル値をアドレスとして入力し、記憶素子のそのアドレスに記憶されているデータを第2デジタル値として出力する。この第2デジタル値は、第2の方向での輝度プロファイル及び第1の方向での輝度プロファイルを表す出力となる。

5

10

20

25

【0081】 以上のように、最大値検出回路140からそれぞれ出力され比較回路172にそれぞれ入力される最大電圧値 $V_{max}$ は、A/D変換回路170が飽和することなくA/D変換することができる電圧の最大値すなわちA/D変換レンジを規定している。しかも、A/D変換回路170に入力する各電圧のうち何れかの値は必ず最大電圧値 $V_{max}$ であるから、上記A/D変換レンジの全ての範囲を有効に活用することができる。すなわち、本実施形態に係る光検出装置1は、光強度が大きいときのみならず、光強度が小さくてもA/D変換の分解能が優れたものとなる。

15 【0082】 また、積分回路110それぞれが積分動作ごとに異なるノイズばらつきを有していても、CDS回路120によりノイズ誤差が解消される。

【0083】 また、各光感応部分 $12_m$ ,  $13_m$ 群に対応して積分回路110が設けられているので、各光感応部分 $12_m$ ,  $13_m$ 群から同じタイミングにて電荷を蓄積でき、それらの電荷量を電圧に変換することができる。

【0084】 これらの結果、第1の方向での輝度プロファイルと第2の方向での輝度プロファイルとを高精度且つ高速にて得ることができる。なお、上述した積分回路110、CDS回路120、S/H回路130、最大値検出回路140、シフトレジスタ150、スイッチ素子160、A/D変換回路170等の動作については、本出願人による特開2001-36128号公報等に示されている。

【0085】 本発明は、前述した実施形態に限定されるものではない。たとえば、シフトレジスタを用いる代わりに、各光感応部分 $12_m$ ,  $13_m$  (第2導電型

半導体領域 4 1, 4 2) を均一な抵抗線で接続して、光の入射に伴って発生した 電荷を抵抗線に流れ込んだ位置と当該抵抗線それぞれの端部との距離に反比例す るように抵抗分割して抵抗線の端部から取り出し、当該端部からの電流出力に基 づいて光の入射位置を求めるようにしてもよい。

5 【0086】 また、前述した実施形態においては、1画素を複数の光感応部分で構成しているが、1画素を一つの光感応部分で構成してもよい。たとえば、図17に示されるように、光感応領域10は、第1の方向にわたって互いに電気的に接続される複数の第1光感応部分12mmと第2の方向にわたって互いに電気的に接続される複数の第2光感応部分13mmとを含み、複数の第1光感応部分12mmと複数の第2光感応部分13mmとは2次元的に混在した状態で同一面内にて配列してもよい。この場合、第1光感応部分12mmと第2光感応部分13mmとは市松模様状に配列しており、第1光感応部分12mmと第2光感応部分13mmとは第1の方向及び第2の方向において交互に配列している。なお、市松模様状に配列する代わりに、図8に示されるようなハニカム状に配列してもよい。

#### 15 産業上の利用可能性

【0087】 本発明の光検出装置は、反射光あるいは直接光の入射位置検出システムに利用できる。

#### 請求の範囲

1. 画素が2次元配列された光感応領域を有する光検出装置であって、

各々入射した光の強度に応じた電流を出力する複数の光感応部分を同一面内に て隣接して配設することで1画素が構成され、

前記2次元配列における第1の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち一方の光感応部分同士が電気的に接続 され、

前記2次元配列における第2の方向に配列された複数の画素にわたって、当該 各画素を構成する複数の光感応部分のうち他方の光感応部分同士が電気的に接続 されており、

前記第1の方向に配列された前記複数の画素間において電気的に接続された一方の光感応部分群からの電流出力、及び、前記第2の方向に配列された前記複数の画素間において電気的に接続された他方の光感応部分群からの電流出力を読み出し、当該電流出力に基づいて前記2次元配列における第1の方向及び第2の方向での輝度プロファイルを検出するための信号処理回路を備えることを特徴とする光検出装置。

2. 前記信号処理回路は、

5

10

15

20

25

前記一方の光感応部分群からの電流出力を前記第2の方向に順次読み出し、前記他方の光感応部分群からの電流出力を前記第1の方向に順次読み出すためのシフトレジスタと、

前記シフトレジスタにより順次読み出される前記各一方の光感応部分群からの電流出力及び前記各他方の光感応部分群からの電流出力を順次入力し、その電流出力を電圧出力に変換する積分回路と、を有することを特徴とする請求の範囲第1項に記載の光検出装置。

3. 前記信号処理回路は、

前記一方の光感応部分群及び前記他方の光感応部分群に対応して設けられ、対

応する一方の光感応部分群からの電流出力及び前記他方の光感応部分群からの電 流出力を電圧出力に変換して、電圧値を出力する積分回路と、

前記積分回路に対応して設けられ、対応する積分回路から出力される電圧値の 変化量に応じた値の電圧を出力するCDS回路と、

前記CDS回路に対応して設けられ、対応するCDS回路から出力される電圧 出力を保持して出力するサンプルアンドホールド回路と、

前記サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を 検出する最大値検出回路と、

前記サンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を前記最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力するA/D変換回路と、を有することを特徴とする請求の範囲第1項に記載の光検出装置。

4. 光感応領域を有する光検出装置であって、

前記光感応領域は、第1の方向にわたって互いに電気的に接続される複数の第 1光感応部分と前記第1の方向に交差する第2の方向にわたって互いに電気的に 接続される複数の第2光感応部分とを含み、

前記複数の第1光感応部分と前記複数の第2光感応部分とは2次元的に混在した状態で同一面内にて配列されており、

前記第1の方向にわたって互いに電気的に接続された第1光感応部分群からの電流出力、及び、前記第2の方向にわたって互いに電気的に接続された第2光感応部分群からの電流出力を読み出して当該電流出力に基づいて前記2次元配列における第1の方向及び第2の方向での輝度プロファイルを検出するための信号処理回路を備えることを特徴とする光検出装置。

5. 前記信号処理回路は、

5

10

15

20

25

前記第1光感応部分群からの電流出力を前記第2の方向に順次読み出し、前記 第2光感応部分群からの電流出力を前記第1の方向に順次読み出すためのシフト

#### レジスタと、

5

15

20

前記シフトレジスタにより順次読み出される前記各第1光感応部分群からの電流出力及び前記第2光感応部分群からの電流出力を順次入力し、その電流出力を 電圧出力に変換する積分回路と、を有することを特徴とする請求の範囲第4項に 記載の光検出装置。

#### 6. 前記信号処理回路は、


前記第1光感応部分群及び前記第2光感応部分群に対応して設けられ、対応する第1光感応部分群からの電流出力及び前記第2光感応部分群からの電流出力を 電圧出力に変換して、電圧値を出力する積分回路と、


10 前記積分回路に対応して設けられ、対応する積分回路から出力される電圧値の 変化量に応じた値の電圧を出力するCDS回路と、


前記CDS回路に対応して設けられ、対応するCDS回路から出力される電圧 出力を保持して出力するサンプルアンドホールド回路と、


前記サンプルアンドホールド回路それぞれから出力される電圧出力の最大値を 検出する最大値検出回路と、


前記サンプルアンドホールド回路それぞれから出力される電圧出力を順次入力し、その電圧出力を前記最大値検出回路により検出された最大値に基づいてデジタル値に変換し、そのデジタル値を出力するA/D変換回路と、を有することを特徴とする請求の範囲第4項に記載の光検出装置。





































**1**4







図15







### INTERNATIONAL SEARCH REPORT

International application No.

A CLASSIE	ICATION OF SUBJECT MATTER		PCT/JP2004/001415
Int.Cl	G01B11/00		
According to Ir	nternational Patent Classification (IPC) or to both nation	onal classification and IPC	
B. FIELDS S	EARCHED .		
Minimum docu	mentation searched (classification system followed by	classification symbols)	
1110.01	<sup>7</sup> G01B11/00-11/30, G01J1/44,	H04N5/335, H01L2	27/14
·	·		·
Documentation Titem	searched other than minimum documentation to the ex Shinan Koho 1922–1996	xtent that such documents are	included in the fields searched
Kokai J	itsuyo Shinan Koho 1971-2004	Jitsuyo Shinan Toro	an Koho 1994–2004 oku Koho 1996–2004
Electronic data	base consulted during the international search (name of	of data base and, where practi	cable, search terms used)
	·	,	· · · · · · · · · · · · · · · · · · ·
C Dogwa			
	NTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where	appropriate, of the relevant p	assages Relevant to claim No.
A	JP 6-5832 A (Fujitsu Ltd.),		1-6
	14 January, 1994 (14.01.94), Full text; all drawings		
	(Family: none)		
A	JP 5-29594 A (Fujitsu Ltd.)		
	05 February, 1993 (05.02.93)	<i>t</i> ·	1-6
	Full text; all drawings (Family: none)		
	•		
P,X	WO 03/055201 A1 (Hamamatsu Kaisha),	0 03/055201 A1 (Hamamatsu Photonics Kabushiki	
1	04 July, 2003 (04.07.03),		
	Full text; all drawings		ì
1	& JP 2003-189181 A		
			ļ
Further doc	cuments are listed in the continuation of Box C.		
	ories of cited documents;	See patent family ar	
A" document de	fining the general state of the art which is not considered cular relevance	cate and not in confirer	ed after the international filing date or priority with the application but cited to understand
E" earlier applica	ation or patent but published on or after the international	the principle of theory to	indenying the invention
L" document wh	nich may throw doubts on priority claim(-) t : t :	considered novel or ca step when the documen	relevance; the claimed invention cannot be
		"Y" document of particular	relevance: the claimed invention connect he
O" document refe	document referring to an oral disclosure, use, exhibition or other means		an inventive step when the document is
'P' document published prior to the international filing date but later than the priority date claimed "&" document member of the			on siqued in the art
lata of thet -1			o same patent laminy
Date of the actual completion of the international search 22 April, 2004 (22.04.04)		Date of mailing of the international search report 18 May, 2004 (18.05.04)	
•		16 May, 2004	1 (18.05.04)
ame and mailing	address of the ISA/	Authorized office	
Japanese Patent Office		Authorized officer	
csimile No.		Telephone No.	
m PCT/ISA/210	(second sheet) (January 2004)	A septione 140.	

国際出願番号 PCT/JP2004/001415

			04/001415		
A. 発明の属する分野の分類 (国際特許分類 (IPC))					
Int. Cl	.'G01B 11/00				
B. 調査を					
調査を行った最小限資料(国際特許分類(IPC))					
Int. Cl. 'G	01B 11/00 - 11/30, GO	1 J 1 / 4 4, H 0 4 N 5 / 3 3 5, H 0	)1L27/14		
最小限資料以	外の資料で調査を行った分野に含まれるもの				
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2004年					
日本国登録実用新案公報 1994-2004年					
日本国実用新案登録公報 1996-2004年					
国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)					
·					
C. 関連する	ると認められる文献 				
カテゴリー*	マン・コマルドロ 人し ロラン国バル・民座する	ときは、その関連する箇所の表示	関連する 請求の範囲の番号		
A	JP 6-5832 A (富士通 4,全文、全図 (ファミリーなし	株式会社) 14 01 199	1-6		
A	JP 5-29594 A (富士 93,全文、全図 (ファミリーな	通株式会社)05.02.19 し)	1 – 6		
Р, Х	WO 03/055201 A1 04.07.2003,全文、全図 & JP 2003-18918		1-6		
□ C欄の続き	にも文献が列挙されている。	□ パテントファミリーに関する別が	紙を参照。		
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示す もの 「E」国際出願目前の出願または特許であるが、国際出願日 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了	22.04.2004	国際調査報告の発送日 18.5。2	2004		
国際調査機関の名称及びあて先 日本国特許庁(ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官(権限のある職員) 山下雅人 電話番号 03-3581-1101	25 9303		
			0210		